電子回路の設計・解析において、浮遊容量を定量的に把握することは高精度な設計に欠かせないステップです。
「浮遊容量はどうやって計算するの？」「実際の回路基板の浮遊容量はどう測定すればいい？」という疑問を持つ設計者・技術者の方に向けて、本記事では浮遊容量の基本計算式・各種形状での計算方法・実測による測定方法まで、実践的に解説します。
浮遊容量の基本計算式（結論）
それではまず、浮遊容量の基本計算式について解説していきます。
浮遊容量の計算の出発点は、平行平板コンデンサの静電容量の公式です。
【平行平板コンデンサの静電容量式】
C = ε₀ × εr × S / d
C：静電容量[F]
ε₀：真空の誘電率（8.854×10⁻¹²F/m）
εr：比誘電率（絶縁体の種類による：空気≈1、FR4基板≈4〜5、ポリイミド≈3.5）
S：電極の向かい合う面積[m²]
d：電極間の距離[m]
浮遊容量計算の基本は「C = ε₀εrS/d」です。面積に比例し、距離に反比例するという関係が、PCB配線レイアウトや部品配置での浮遊容量低減設計の理論的根拠となります。
PCB配線間の浮遊容量の計算
プリント基板（PCB）上の平行配線間の浮遊容量は、以下の近似式で計算できます。
【PCB平行配線間の浮遊容量（近似式）】
C ≈ ε₀ × εr × (l × w) / d
l：配線の平行区間長[m]、w：配線幅[m]、d：配線間距離（エッジ間）[m]
例：FR4基板（εr=4.5）、平行区間l=10cm、配線幅w=0.2mm、間距離d=0.2mm
C ≈ 8.854×10⁻¹² × 4.5 × (0.1 × 0.0002) / 0.0002
≈ 8.854×10⁻¹² × 4.5 × 0.1 ≈ 3.98 pF
この計算はあくまで近似値であり、実際の基板では端効果・グランドプレーンの影響などを考慮した修正が必要です。
同軸ケーブルの浮遊容量（線間容量）
同軸ケーブルや丸い導体（ワイヤー）の浮遊容量は、円筒形コンデンサの容量式で計算します。
【同軸構造（円筒形）の静電容量】
C = 2π × ε₀ × εr × l / ln(b/a)
a：内側導体の半径[m]、b：外側導体の内半径[m]、l：長さ[m]
一般的な同軸ケーブルは約50〜100pF/mの線間容量を持ちます。
長いケーブルでは線間容量が信号の高周波特性に大きく影響するため、高速信号伝送では低容量ケーブルの選択が重要です。
実際の浮遊容量の測定方法
続いては、実際の浮遊容量の測定方法について確認していきます。
計算値はあくまで近似であり、実測による確認が設計品質を高める上で不可欠です。
LCRメーターによる測定
LCRメーターは、L（インダクタンス）・C（静電容量）・R（抵抗）を測定できる精密測定器で、浮遊容量の実測に最もよく使われます。
測定周波数（1kHz・10kHz・100kHz・1MHzなど）を設定し、測定対象の両端に接続するだけで静電容量値をpF単位で読み取ることができます。
測定精度を確保するためには、ゼロ補正（オープン・ショート補正）を実施し、測定リードやクリップの浮遊容量を除去することが重要です。
現代のLCRメーターはpFから数nFの静電容量を0.1pF以下の精度で測定できるものが多く、基板上の浮遊容量測定に十分な精度を持ちます。
ネットワークアナライザー（VNA）による高周波測定
MHzからGHz帯の高周波での浮遊容量測定には、ベクトルネットワークアナライザー（VNA）が有効です。
VNAでSパラメーターを測定し、測定結果から周波数に依存した容量・インダクタンス・抵抗を抽出することで、実際の動作周波数での浮遊容量を把握できます。
高周波での浮遊容量はLCRメーターの低周波測定値と異なることがあり、実際の使用周波数でのキャラクタリゼーションが高性能回路設計では必須です。
EMシミュレーション（電磁界解析）結果とVNA実測値を比較・校正することで、シミュレーションモデルの精度向上も図れます。
オシロスコープによる間接的な評価
LCRメーターやVNAがない場合でも、オシロスコープを使って浮遊容量の影響を間接的に評価することができます。
既知の抵抗と測定対象の浮遊容量でRCフィルタが形成されるため、パルス信号の立ち上がり時間（10%〜90%）から浮遊容量を逆算できます。
【RCフィルタの立ち上がり時間から浮遊容量を求める方法】
立ち上がり時間 tr ≈ 2.2 × R × C
→ C ≈ tr / (2.2 × R)
例：R=1kΩ、tr=10ns（10×10⁻⁹s）の場合
C ≈ 10×10⁻⁹ / (2.2 × 1000) ≈ 4.5 pF
この方法は簡易的な評価には有効ですが、正確な測定にはLCRメーターやVNAが推奨されます。
EMシミュレーションによる浮遊容量の予測
続いては、設計段階でのEMシミュレーションを活用した浮遊容量の予測について確認していきます。
2D・3D電磁界シミュレーション
現代のPCB設計では、電磁界（EM）シミュレーションツールを使って設計段階で浮遊容量・クロストーク・インピーダンスを計算することが一般的です。
Ansys HFSS・CST Microwave Studio・Keysight ADS・Cadence SigrityなどのEMシミュレーションツールは、3D構造の電磁界を数値計算で解析し、精度の高い容量・インダクタンスの抽出が可能です。
シミュレーション結果はSパラメーターやSPICEモデルとして出力でき、回路シミュレーション（LTspice・SPICE）での動作確認に利用できます。
試作前にシミュレーションで浮遊容量問題を検出・対策することで、試作回数の削減・開発期間の短縮・設計品質の向上が実現できます。
抽出寄生素子（RLGC抽出）
PCBレイアウトから浮遊容量・インダクタンス・抵抗を自動的に抽出する寄生素子抽出（Parasitic Extraction）機能を持つEDAツールも広く使われています。
KiCad・Altium Designer・Cadence Allegro・Mentor Xpeditionなどのプロ向けPCB設計ツールには、基板レイアウトから寄生成分を抽出してSPICEシミュレーションに連携させる機能が標準化されつつあります。
この機能を活用することで、実際の基板レイアウトに基づいた精度の高い信号完全性（SI）解析が可能となります。
実測とシミュレーションの相関
高精度な設計検証では、シミュレーション結果と実測値の相関確認が不可欠です。
シミュレーションモデルの材料定数（比誘電率・損失正接など）の精度がシミュレーション誤差の主要因となるため、実際に使用するPCB基材・部品の材料パラメーターを正確に測定・反映することが重要です。
シミュレーションと実測の差異を分析して材料パラメーターを校正することで、次の設計では試作なしにより高い予測精度が得られるようになります。
まとめ
本記事では、浮遊容量の基本計算式（平行平板・PCB配線・同軸ケーブル）・LCRメーターやVNAによる実測方法・オシロスコープを使った間接評価・EMシミュレーションの活用まで詳しく解説しました。
浮遊容量の計算は「C=ε₀εrS/d」が基本式であり、この式に基づいた設計（距離を大きく・面積を小さく）が浮遊容量低減の設計原則です。
設計段階でのEMシミュレーション・試作後の精密測定・実測とシミュレーションの相関確認という一連のプロセスが、現代の高品質回路設計の標準的なアプローチとなっています。
本記事が浮遊容量の計算・測定・設計への応用に役立てば幸いです。
